関東学院大学での１年間と先端めっき技術

関東学院大学
小岩　一郎

関東学院大学での１年間

早いもので、関東学院にお世話になってから１年間が経過しました。その間、皆様にご指導をいただき深謝いたしております。多くの皆様と知り合うことができ、１年で８００枚弱の名刺交換をさせていただきました。図１には、間に合わせで作成したＶｅｒ．０の次のＶｅｒ．１の名刺と、現在使用しているＶｅｒ．５の名刺を示します。２００枚単位で名刺を発注する際に、徐々に、ホームページのアドレス、校訓、そして似顔絵まで入れました。名刺の内容が充実しているように、私の関東学院での教育や研究が充実していくように努力していく所存でございますので、皆様のご指導ご鞭撻の程、よろしく御願いいたします。現在、株式会社化した関東学院大学表面工学研究所とハイテクリサーチセンターの両方が走っており、活気にあふれた１年でした。今年も、５月には研究所のめっきとプリント基板の講習会、６月３日（土）にはハイテクリサーチセンターの成果報告会が予定されております。詳細はお問い合わせいただくか、ホームページなどをご参照いただきたく御願いします。

先端めっき技術

めっき産業は、すべての産業に関係していると言っても過言ではありません。多くの産業分野に必要不可欠な技術です。今回は、その中で、実装技術に関する先端めっき技術を紹介させていただきます。先ず、実装技術についてですが、この技術は、「半導体のチップの能力をすべて引き出し、さらにデバイスを小型化するための技術」ということができます。チップだけでは、何もできません。チップ間やチップと他の部品とを接続する技術が必要です。そのための実装技術は、以前は、「繋ぐだけ、載せるだけ」といわれ、デバイスを作製する際にも重要視されず、すべての仕様が決まってから実装技術の出番でした。しかし、近年の携帯機器の小型化・多機能化は高度の実装技術無くしては達成することができず、デバイスの企画段階から実装技術が登場します。近年、実装技術では再配線、ポスト形成、貫通ビアなどがめっき技術を用いて形成されています。このような新しい先端めっき技術を紹介します。

半導体産業とめっき技術

以前は、半導体は前工程（ウエハ工程）を終了し、個片化する前に、めっき技術を使用することはありませんでした。しかし、配線抵抗を低減する必要性からスパッタリング法などで形成したアルミニウム配線からめっき法による銅配線への移行が行われてきました。これにより、半導体産業とめっき技術が密接な関係を持つようになってきました。特に、２０世紀の終盤からのＩＴ革命による情報化社会は、携帯電話を筆頭に多くの電子デバイスを携帯化・小型化・多機能化へと導いています。従って、今後は、半導体の微細化とともに半導体の性能を劣化させることなく、小型のシステムに組み上げる実装技術の重要性が高まっています。実装技術では接続と配線が重要な要素ですが、その両者においてめっき技術が使用されています。

新しい実装技術　―チップサイズパッケージー

図２に示すように、一般的に用いられる半導体チップは、ウエハプロセス終了後に個片化され、外部との接続のためにパッケージングされてからプリント基板などに実装されます。従って、実装されたパッケージは半導体チップよりも大きくなってしまいますが、限られた面積に多くの部品を実装するには、実装面積がより小さい方が望ましいので、理想的にはチップと同じ大きさであることが望まれます。この問題の解決がチップサイズパッケージで、ウエハ状態でパッケージしてから個片化するウエハレベルチップサイズパッケージ（Wafer Level Chip Size Package、以下Ｗ‐ＣＳＰ）が開発され、多くの電子デバイスに適用されている。この方法においても、再配線とポスト形成に銅めっき法が使用されています。

貫通電極を用いた実装方法

上述のＷ‐ＣＳＰで実装面積をチップと同じにしても、さらに高密度に実装することが必要になります。その解決策の一つがチップを積層することです。図３には、貫通電極を用いた場合のチップの積層例をしめします。チップ間は貫通電極により接続され最後にインターポーザーを介してバンプを用いたフリップチップ実装を行っています。この方法であれば、半導体チップの両面にパッドができることになるので、積層が容易になるとともに、配線長も短くなるという利点もあります。　図４には、貫通電極の作製方法を示します。最初にシリコンウエハにホールを空けます。具体的には直径３５μｍ、深さ、７０μｍ程度が一般的です。そのホールの上に酸化膜（ＳｉＯ２）を形成し、その上にめっきのための導電層と、銅の拡散防止のバリア層としてＴｉＮ、ＴａＮ、Ｔａなどを形成します。その後、銅を電気めっきしホールを埋めます。ホールの上にはハンダを搭載し、ウエハ全体を補強するために樹脂層などを形成します。その後、ウエハを裏面から研磨して銅ホールに達するまで、例えば、厚さが５０μｍまで研磨します。ホールの深さが７０μｍであるので、半導体チップの両面に銅が現れることになります。従って、半導体チップを積層することが容易になるのです。

プリント基板の微細化

半導体チップやパッケージの小型化にともないプリント基板においても微細化は必要条件になります。半導体の配線でも同様ですが、微細な配線を形成するためには、基板の平坦性が高いことが必要条件になります。一般的にプリント基板は、エポキシ樹脂にフィラーを分散させたものを用いていますが、その基板上に形成する銅配線との密着性を得るために、過マンガン酸溶液などを用いて基板表面を粗化し、基板と金属膜が混合する層を形成し（投錨硬化、アンカー効果）、十分な密着力を得ています。しかし、この方法での今後の改良には下記の２点の問題点があります。①配線が微細化するので、基板の粗化が大きく正確なパターンが形成できない。②今後の高周波対応では、表皮効果が大きくなるので、粗化は小さくする必要があるが、それでは、十分な密着力が得られない。　上記の２点の問題点を解決するために新しい基板の処理方法が求められています。著者らは光触媒である酸化チタン（ＴｉＯ２）粉末を水中に分散し紫外線を照射することにより樹脂基板表面に改質層を形成する方法を検討してきました。この方法では過マンガン酸溶液などの環境負荷の大きい物質も用いないというメリットもあります。　全く粗化していない基板、従来の過マンガン酸溶液でエッチングした基板、著者らが光触媒とＵＶ照射により処理した基板の表面を走査型電子顕微鏡（ＳＥＭ）で観察した結果、未処理のものと著者らの改質処理を行った基板の表面には、ほぼ同様ですが、従来の過マンガン酸によってエッチングされた表面は他の２基板とは全く異なっており、明らかなエッチング痕が認められます。この結果を裏付けるように表面粗さＲａは未処理のものと新しい改質処理では同様の０．０９３μｍであるのに対し、従来のエッチング処理を施したものでは０．９３３μｍと１０倍の値を示しています。一方、この３種の基板の上に無電解銅めっきを施し、密着力を測定した結果、未処理の基板上では均一なめっき膜は形成できません。従来の処理では、１．０７ｋｇｆ/ｃｍと１ｋｇｆ/ｃｍ以上の高い値を示しています。さらに、著者らの新しい表面改質法を施した基板では１．１７ｋｇｆ/ｃｍとより高い密着力をえることができました。従って、著者らが開発した方法では、基板の表面粗さを増すことなく十分な密着力が得られることが明らかとなりました。以下、そのメカニズムについて考察します。　接着のメカニズムについても検討を加え、光触媒とＵＶ照射を組み合わせて表面改質した基板に２０～５０ｎｍの厚さの改質層が生じ、めっき皮膜が入り込んでいることによるナノレベルアンカー効果によることが明らかになってきています。上述のように樹脂基板とめっき膜が存在する混合層の形成がアンカー効果には必要不可欠ですが、従来のアンカー効果がμｍオーダーの粗化による混合層を形成していたのに対して、新しく開発した表面改質法ではナノレベルでの混合層が形成されているために十分な密着力が得られると推察されます。　図５には、過マンガン酸による従来の方法と新しい表面改質を行った基板上に、１０μｍ幅の銅配線をセミアディティブ法によって形成した場合を示します。両者ともラインとラインの間隔は１０μｍです。図中より従来法では、ラフネスの大きな基板にラインを形成していますが、新しい表面改質法では平坦な基板にラインを形成しています。ここからも明らかなように上述の②の観点からは今後の高周波対応として新しい表面改質法が有利だと言えます。

皆様への御願い

これまでもエレクトロニクス産業を支えてきためっき技術は、ますます重要性を増してきます。特に、実装技術ではキーテクノロジーとしての発展が期待されています。今後とも皆様のご支援、ご教授をいただきながら表面工学の発展に尽力していきたいと思います。